Google đang hợp tác với GlobalFoundries, SkyWater TechnologyEfabless để cung cấp Bộ công cụ thiết kế quy trình (PDK) nguồn mở và chuỗi công cụ để mọi nhà phát triển đều có thể tạo ra các thiết kế silicon có thể sản xuất được.

Mỗi tháng một lần, bạn có thể gửi thiết kế nguồn mở để đưa vào chương trình xe đưa đón OpenMPW và có cơ hội sản xuất miễn phí.

Bắt đầu

Chọn một lộ trình học tập phù hợp nhất với bộ kỹ năng của bạn.
người mới bắt đầu
Tìm cảm hứng từ việc khám phá dự án của các chuyến tàu trước đây.
người mới bắt đầu
Làm quen với quy trình từ thiết kế đến logic.
trung cấp
Phát triển nhánh mẫu dự án để tạo thiết kế kỹ thuật số mới.
nâng cao
Khám phá các công nghệ quy trình và các thuộc tính lớp của chúng.
nâng cao
Sử dụng công cụ mà bạn yêu thích để tạo tệp GDS tuân thủ thông số kỹ thuật khai thác dự án.
điểm thưởng
Đọc các bài viết và bài viết học thuật để thúc đẩy công nghệ thiết kế silicon nguồn mở.
Tạo một dự án trên Efabless và gửi thiết kế của bạn để đưa vào phần tiếp theo của Open MPW.

Công cụ nổi bật

Các công cụ nguồn mở giúp tăng tốc độ thiết kế silicon.
Bộ thiết kế quy trình nguồn mở do Google duy trì.
Quy trình RTL sang GDSII tự động thực hiện các bước triển khai ASIC đầy đủ từ RTL đến GDSII.
Chuỗi công cụ Tổng hợp cấp cao (HLS) tạo ra các thiết kế có thể tổng hợp từ các mô tả linh hoạt, cấp cao về chức năng.
Các quy tắc Bazel cho Ngôn ngữ mô tả phần cứng (Verilog, VHDL, Chisel, nMigen, v.v.) bằng các công cụ mở (Yosys, Verilator, Open Đường, v.v.).
Bộ công cụ cho nhà phát triển SystemVerilog, bao gồm trình phân tích cú pháp, style-linter và trình định dạng.
Khung để phát với các mã vận hành tuỳ chỉnh nhằm tăng tốc TensorFlow Lite cho Bộ vi điều khiển.