Build Custom Silicon with Google

Cadena de herramientas de síntesis de alto nivel (HLS) que produce diseños sintetizables a partir de descripciones flexibles y de alto nivel de funciones.

Flujo automatizado de RTL a GDSII que sigue todos los pasos de implementación de ASIC, desde RTL hasta GDSII.

Reglas de Bazel para lenguajes de descripción de hardware (Verilog, VHDL, Chisel, nMigen, etc.) con herramientas de código abierto (como Yosys, Verilator u OpenROAD).