Build Custom Silicon with Google

เชนเครื่องมือการสังเคราะห์ระดับสูง (HLS) ซึ่งผลิตจากการออกแบบสังเคราะห์จากคำอธิบายฟังก์ชันการทำงานระดับสูงที่ยืดหยุ่น

โฟลว์ RTL ไปยัง GDSII แบบอัตโนมัติที่ดำเนินการตามขั้นตอนการติดตั้งใช้งาน ASIC อย่างเต็มรูปแบบ ตั้งแต่ RTL ไปจนถึง GDSII

กฎของ Bazel สำหรับภาษาของคำอธิบายฮาร์ดแวร์ (Verilog, VHDL, สิ่ว, nMigen เป็นต้น) ด้วยเครื่องมือแบบเปิด (Yosys, Verilator, OpenROAD เป็นต้น)