Projetos em destaque
Projetos de código aberto para acelerar o design de silício.
XLS
O conjunto de ferramentas de High Level Synthesis (HLS) produz designs sintetizáveis a partir de descrições flexíveis e de alto nível de funcionalidade.
OpenROAD
Fluxo automatizado de RTL para GDSII que executa etapas completas de implementação de ASIC desde o RTL até o GDSII.
HDL de regras do Bazel
Regras do Bazel para linguagem de descrição de hardware (Verilog, VHDL, Chisel, nMigen etc.) com ferramentas abertas (Yosys, Verilator, OpenDOMAIN etc.).