추천 프로젝트

실리콘 설계를 가속화하는 오픈소스 프로젝트
유연하고 높은 수준의 기능 설명으로부터 합성 가능한 디자인을 생성하는 HLS (High Level Synthesis) 도구 모음
RTL에서 GDSII에 이르는 전체 ASIC 구현 단계를 실행하는 자동화된 RTL에서 GDSII 흐름입니다.
Bazel이 개방형 도구 (Yosys, Verilator, OpenROAD 등)를 사용하여 하드웨어 설명 언어 (Verilog, VHDL, Chisel, nMigen 등)를 규칙합니다.