Build Custom Silicon with Google

שרשרת כלים של סינתזה ברמה גבוהה (HLS) שמפיקה עיצובים שניתן לסנתז מתיאורים גמישים וברמה גבוהה של פונקציונליות.

זרימת RTL אוטומטית ל-GDSII שמבצעת שלבי הטמעה מלאים של ASIC מ-RTL ועד ל-GDSII.

כללי Bazel לגבי שפת תיאור החומרה (Verilog, VHDL, קיסול, nMigen וכו') עם כלים פתוחים (Yosys, Verilator, OpenROAD וכו').