Projets mis en avant
Projets Open Source pour accélérer la conception de semi-conducteurs.
XLS
Chaîne d'outils de synthèse de haut niveau (HLS) qui produit des conceptions synthétiques à partir de descriptions de fonctionnalités flexibles et générales.
OpenROAD
Flux automatisé de lecture de droite à gauche vers GDSII qui effectue les étapes d'implémentation complètes d'ASIC depuis l'orientation de droite à gauche jusqu'à GDSII.
Bazel Rules HDL
Règles de Bazel concernant le langage de description du matériel (Verilog, VHDL, Chisel, nMigen, etc.) avec les outils ouverts (Yosys, Verilator, OpenRoute, etc.).