پروژه‌های ویژه

پروژه‌های متن‌باز برای تسریع طراحی سیلیکون.
زنجیره ابزار High Level Synthesis (HLS) که طرح های قابل سنتز را از توضیحات انعطاف پذیر و سطح بالا از عملکرد تولید می کند.
جریان خودکار RTL به GDSII که مراحل اجرای کامل ASIC را از RTL تا GDSII انجام می دهد.
قوانین Bazel برای زبان توصیف سخت افزار (Verilog، VHDL، Chisel، nMigen، و غیره) با ابزارهای باز (Yosys، Verilator، OpenROAD و غیره).