Proyectos destacados
Proyectos de código abierto para acelerar el diseño de semiconductores.
XLS
Cadena de herramientas de síntesis de alto nivel (HLS) que produce diseños sintetizables a partir de descripciones flexibles y de alto nivel de la funcionalidad
OpenROAD
Flujo automatizado de RTL a GDSII que realiza pasos completos de implementación de ASIC desde RTL hasta GDSII.
HDL de las reglas de Bazel
Reglas de Bazel para el lenguaje de descripción de hardware (Verilog, VHDL, Chisel, nMigen, etc.) con herramientas abiertas (Yosys, Verilator, OpenROAD, etcétera)