বৈশিষ্ট্যযুক্ত প্রকল্প

সিলিকন ডিজাইনকে ত্বরান্বিত করার জন্য ওপেন সোর্স প্রকল্প।
উচ্চ স্তরের সংশ্লেষণ (HLS) টুলচেন যা নমনীয়, কার্যকারিতার উচ্চ-স্তরের বর্ণনা থেকে সংশ্লেষযোগ্য ডিজাইন তৈরি করে।
স্বয়ংক্রিয় RTL থেকে GDSII প্রবাহ যা RTL থেকে GDSII পর্যন্ত সম্পূর্ণ ASIC বাস্তবায়নের ধাপগুলি সম্পাদন করে।
খোলা টুল (Yosys, Verilator, OpenROAD, ইত্যাদি) সহ হার্ডওয়্যার বর্ণনা ভাষার (Verilog, VHDL, Chisel, nMigen, ইত্যাদি) জন্য Bazel নিয়ম।