المشاريع المميّزة

مشاريع مفتوحة المصدر لتسريع تصميم شرائح السيليكون
سلسلة أدوات وتوليف عالية المستوى (HLS) تُنتج تصميمات يمكن تجميعها من أوصاف مرنة وعالية المستوى للوظائف.
تدفق مبرمَج من RTL إلى GDSII يؤدي إلى تنفيذ خطوات تنفيذ ASIC بالكامل بدءًا من RTL وصولاً إلى GDSII
قواعد Bazel للغة وصف الأجهزة (Verilog وVHDL وIchisel وnMigen وغيرها) مع أدوات مفتوحة (Yosys وVerilator وOpenStreet وغير ذلك)